5ちゃんねる ★スマホ版★ ■掲示板に戻る■ 全部 1- 最新50  

■ このスレッドは過去ログ倉庫に格納されています

【Verilog】記述言語で論理設計 Project3【VHDL】/

1 :774ワット発電中さん:2005/08/05(金) 01:31:50 ID:6g3dJonX
HDLの処理系も、それを実際に動かすシミュレータ・評価基板も
安価で入手できるようになってきました。

このスレが目に入ったおまえ! HDLで何か作って遊んでみませんか。

日曜工作のHDL書き、学生さん、プロの方、カキコお待ちしております。
関連情報は >>2-10 あたり。

前スレ
【Verilog】記述言語で論理設計 Project2【VHDL】
http://science3.2ch.net/test/read.cgi/denki/1094181663/l50


2 :774ワット発電中さん:2005/08/05(金) 01:36:08 ID:6g3dJonX
関連スレ
【FPGA/CPLDスレ】 XILINX/ALTERA/Lattice/Actel 03@電気・電子
http://science3.2ch.net/test/read.cgi/denki/1119984464/l50

暇だからVHDLでも書こうかな@プログラム
http://pc8.2ch.net/test/read.cgi/tech/1043858153/l50

【std_logic】Verilog VHDLスレ【16'hFFFF】@機械・工学
http://science3.2ch.net/test/read.cgi/kikai/1056186047/l50

フリーのツール(情報追加よろしく!)
ALTERA Quartus II Web Edition http://www.altera.co.jp/
XILINX ISE WebPack http://www.xilinx.co.jp/

評価基板とか(追加情報よろしく!)
Spartan-3 Starter Kit http://www.xilinx.co.jp/products/spartan3/s3boards.htm
CQ出版のシリーズ http://www.cqpub.co.jp/eda/

雑誌
Design Wave Magazine(DWM) http://www.cqpub.co.jp/dwm/
※基板が付録で付いている号はバックナンバー希少になりがち
Interface http://www.cqpub.co.jp/interface/


3 :774ワット発電中さん:2005/08/05(金) 01:42:11 ID:pEQkO9Mz
スパ3評価ボードはスパ3Eに変更。秋に$149で出る予定。
http://www.xilinx.co.jp/products/spartan3e/s3eboards.htm


4 :774ワット発電中さん:2005/08/05(金) 01:44:39 ID:pEQkO9Mz
前スレ972情報


FPGA
QuickLogic http://www.quicklogic.co.jp/
30日間無料だと思った。ワンタイムだけどね・・・

ASICベンダ推奨ツール類(高価)
Synopsys http://www.synopsys.co.jp/
Cadence http://www.cadence.co.jp/
Mentor http://www.mentorg.co.jp/
Synplicity http://www.synplicity.jp/

Verilogシミュレーター(無料)
Icarus http://icarus.com/
 説明 http://ryusai.hp.infoseek.co.jp/icarus.htm
http://www.ice.gunma-ct.ac.jp/~kimsyn/verilog/FreeSim/iverilog/iverilog.html
IVI http://ivi.sourceforge.net/
 説明 http://www.kumikomi.net/article/explanation/2005/10icarus/01.html

VCDフォーマットの波形表示(無料)
GTKWave http://www.cs.manchester.ac.uk/apt/projects/tools/gtkwave/
 説明 http://ryusai.hp.infoseek.co.jp/gtkwave.htm
http://www.is.kyusan-u.ac.jp/cgi-bin/is-admin/wiki.cgi/CAD?page=GTKWave


5 :774ワット発電中さん:2005/08/05(金) 03:59:23 ID:S/8CQFE3
とりあえず乙


6 :774ワット発電中さん:2005/08/05(金) 11:54:33 ID:I2l4+KQR
>1
乙ドス〜
テンプレを一つ、、、

Actel http://www.actel.com/intl/japan/
内蔵Flashの先駆け!?

7 : ◆YMO/ALTERA :2005/08/05(金) 14:04:15 ID:OeDPBfun
出先からd>>1

8 :774ワット発電中さん:2005/08/06(土) 01:16:03 ID:P7B5N24O
GPLcverもいれてやれよ。
無料にしては優秀だよ。

9 :774ワット発電中さん:2005/08/06(土) 14:38:13 ID:yqpD/q7G
GPL Cver
http://www.pragmatic-c.com/gpl-cver/
日本語解説
http://www.ice.gunma-ct.ac.jp/~kimsyn/verilog/FreeSim/Cver/cver110b.html

10 :774ワット発電中さん:2005/08/06(土) 16:37:44 ID:u7W+Zb8k
IcarusとかCverで、シミュレーションを無限ループさせある条件に
引っかかったときだけ中止 & 中止した付近の結果だけ(波形でみたい)
を出力する方法ってありますか?

11 :774ワット発電中さん:2005/08/07(日) 11:11:13 ID:CLPO6IZO
$dumpon/offとかの制御信号をその特定条件で
制御してあげるとかっていうのではダメ?
中止付近というのが、ちょっと面倒かもしれませんが。

12 :774ワット発電中さん:2005/08/08(月) 00:37:23 ID:tXNo73sS
>>11
例えばどんな感じで実現するんですか?
中止付近 = 特定条件に引っかかったときの前後1usとか
前後100-CLKなんですが。

13 :774ワット発電中さん:2005/08/08(月) 02:30:27 ID:NMaAPnq3
>12
とにかく一度シミュレーションをし、引っかかったところを見つける。
その時間から前後1usに$dumpon/offを仕込んで再度シミュレーションを
行えばOK!
$randomを使っていても、結果に変化はないはずです

14 :774ワット発電中さん:2005/08/08(月) 06:17:26 ID:tXNo73sS
やっぱりそんな方法しかないのか…
ちょっと面倒とのことだったので、もう少しいい実現例があると
期待してたのにがっかりという所ですw


15 :11:2005/08/13(土) 06:14:29 ID:5uXxvKYF
>>14
テストベンチ上に回路を2つ配置して
片側の入力をすべて1us遅らせて、
早いほうが条件一致してから1us期間
遅い方の回路のダンプを取る。




こんなことをするぐらいなら、>>13の方法を使うけど orz

16 :774ワット発電中さん:2005/08/13(土) 09:36:38 ID:AV7HyEma
条件一致までの時間次第だな…

17 :774ワット発電中さん:2005/08/14(日) 11:25:05 ID:WGHo7kPK
ちょっとお聞きしたいんですが、
>>2で紹介されている評価基盤なるものを購入すれば、
Verilogで書いた回路を論理合成、実装したりできるってことですか?

今、大学の2年生で、前期に学校では
verilogで書いたものをncverilogでシミュレーションし、
SynplyfyProで論理合成、Quartus IIで実装・・・のような実習をやってました。
この実習と似たようなことを自宅でもできるんだったら
評価基盤なるものを購入してみようかなぁと思っているのですが。

18 :774ワット発電中さん:2005/08/14(日) 11:26:48 ID:WGHo7kPK
ああ、でも私、家では基本的にMacでして、
そうなると、フリーの論理合成、実装ツールがないのか・・・

シミュレーションや波形の表示には、
GPL CverやGTKWaveがあるので、
Macでもぜんぜん困らないんですけどね・・・


19 :774ワット発電中さん:2005/08/14(日) 11:33:05 ID:2c4R0T94
MACか・・・とりあえずWinマシン買うのが良いと思う
べつにセル論800ぐらいのマシンでもWin2000動いてれば問題なし

Winなら環境は全部フリーで揃いますよ
>>2にある評価基板買えばOK

20 :774ワット発電中さん:2005/08/14(日) 11:43:45 ID:WGHo7kPK
レスありがとうございます。
Winマシンの購入、考えてみます。

昔 親が使っていたWinマシンを
最近になってお下がりでもらったので
Win 2kをインストールして使ってはいるんですけど
今 調べてみたらPentium II 266MHz、メモリも64 MBしかありませんでしたよ・・・


21 :774ワット発電中さん:2005/08/14(日) 12:22:08 ID:2c4R0T94
Win自体がちとつらいですが設計自体はどうせテキストエディタ使うだけですので良いかと。
コンパイルやシミュレーションの時間は多少かかるかもしれませんが、それは我慢しましょう。

書き込み自体はプリンターポートがあれば概ねOKだと思います。


22 :774ワット発電中さん:2005/08/16(火) 15:28:43 ID:SD3ghog/
>>20
>今 調べてみたらPentium II 266MHz、メモリも64 MBしかありませんでしたよ・・・

余裕でサクサク動く。エンジニアはもっと低レベルスペックのPCしか使ってないよ。
もし、買い換えるなら中古屋にいってNEC PC98マシンを買うのがいいよ。

23 :774ワット発電中さん:2005/08/16(火) 22:29:45 ID:PBUtH1Em
>17
この業界に入って10年になりますが、17さんがやっていることは
私が会社に入ってから5年目で習ったことですねw
先生に習う代わりに講習会逝って来い!って言われて勉強してました。
会社入ってからはMentorの回路図入力(Design Architectだったっけかな?)とかで
200枚とかの回路図をシコシコ描いてましたね。
あの頃が懐かしいな・・・(もう戻りたくないけどw)
SystemVerilog覚えろ!って言われてるけどよくわかんないから放置でいいやw

24 :774ワット発電中さん:2005/08/17(水) 00:55:41 ID:x2i9ua47
>>23
君の人生は君のものだから好きなように浪費したまへ

25 :774ワット発電中さん:2005/08/17(水) 02:33:37 ID:ntdJ0kZa
>>24
マルチ


26 : ◆YMO/ALTERA :2005/08/18(木) 19:18:55 ID:PNflGyCe
>>20>>22 はネタかの?
メモリ64MBでW2Kは、ほぼ使い物にならないんでは?

W2K世代のA4中古ノートなら5マソ程度で手に入るハズなのでそっち検討されたし。
評価基板で遊ぼうというのであれば、プリンタポート(LPT)がついているのを
選ぶべし。

実習用だったら、Pentium3以降の世代でメモリ128MB程度積んでりゃなんとかなろう。


ところでAthlon64X2に手を出しましたよ俺貧乏。

27 :774ワット発電中さん:2005/08/18(木) 19:31:37 ID:p1pheElN
>>26
いやネタじゃないですよ。
そもそもメインで使っているPCではありませんから。

>>18に書いた通り、普段はMacを使っているんですよ。

28 :774ワット発電中さん:2005/08/18(木) 21:41:40 ID:IskBRBZT
とりあえず98はやめとけ(w

29 :774ワット発電中さん:2005/08/20(土) 12:18:40 ID:afSWukzz
いやー98は最高だよ。コストパフォーマンス考えると最高だ。RAあたりがいいよ

30 :774ワット発電中さん:2005/08/20(土) 21:08:22 ID:s1GuG/NF
>>29
その98はもっとダメ。

31 :774ワット発電中さん:2005/08/20(土) 22:02:55 ID:3on1cfJK
http://freewing-web.hp.infoseek.co.jp/sp2trip/

我ながら厨な質問ですが・・・
こういう「ソフトで処理していたことをハードで行う回路」を作ってみたいんですけど、
どういう勉強すればいいんでしょうか?

32 :774ワット発電中さん:2005/08/20(土) 23:07:13 ID:JIVjcu9s
別に・・・?
ただ論理合成に入力できる言語の文法さえ憶えれば
処理内容が決まっているならひたすら書くだけ

33 :774ワット発電中さん:2005/08/20(土) 23:19:39 ID:3on1cfJK
そうですよねえ・・・


34 :774ワット発電中さん:2005/08/20(土) 23:28:42 ID:JIVjcu9s
あと、本当に回路を作るなら最終的にはROM焼きしたりLEDとかで結果を出せにゃならんよな
ROMの焼き方や、LEDの光らせ方、半田付けとかは大丈夫なのか?

35 :774ワット発電中さん:2005/08/21(日) 13:48:26 ID:lrTF9nSh
トリップをLEDで結果表示は苦しいだろうね。
漏れならUSBかRS-232Cで出力しておいて
PC側でファイルに記録する予定だが。

36 :774ワット発電中さん:2005/08/21(日) 14:06:38 ID:0xqqpo06
秋葉で LED だのスイッチだの売ってるところをちょっと覗けばアイディアはいくらでも・・・

37 :774ワット発電中さん:2005/08/22(月) 00:41:47 ID:kytkzAtG
勉強、というならば、ソフト、ハードの得意・不得意な点を勉強するのがいいんじゃないかな

そうすればソフトでやってた処理のどの部分をハード化する(したい)か見えてくるかもよ?

38 :774ワット発電中さん:2005/08/24(水) 23:28:59 ID:W8LO/Acm
ある回路のブロック図があって、
それをVerilogで書いてみるとして、
入出力信号線の名前に関しては特に悩まないんですけど、
ブロック図内で使われている途中の信号線の命名にすごく悩んで時間を使ってしまいます。
別に適当にwire w0, w1, w2, ...と付けてしまっても良いんですが・・・

そこでお聞きしたいのですが、信号線に名前をつけるときなどに、
なにか命名規則のようなものってないんでしょうか?
あったらそれに従って見ようかと思うんですが。

39 :774ワット発電中さん:2005/08/24(水) 23:32:56 ID:jQCwTfnh
入出力信号と同じように内部信号も命名すればいいだけじゃない。
もしかして設計者でなく、単純に入力を頼まれてる人ですか?

40 :38:2005/08/25(木) 08:53:18 ID:+SOZalzJ
単純に入力を頼まれてて悪かったな。
文句あんのかゴルア !!!

41 :774ワット発電中さん:2005/08/25(木) 09:00:52 ID:Y+Mzo0Go
馬鹿か。

42 :774ワット発電中さん:2005/08/25(木) 09:48:45 ID:1gHzaVs/
いまどき、入力するだけの人を雇えるなんてうらやましいな。

43 :774ワット発電中さん:2005/08/25(木) 12:21:49 ID:GP0EfI9w
設計者だけどオレもよく悩む。あとのデバッグのこととかを考えて分かり易い信号名にしよう
とすると結構悩んぢゃうんだよねぇ。

44 :774ワット発電中さん:2005/08/25(木) 17:46:45 ID:V4fpx9RR
さっさとジェネレータ作れ

45 :774ワット発電中さん:2005/08/26(金) 21:09:09 ID:tDU1gCNq
>>44
ここで某濱田さんがジェネレータ実現してるって言ってるよ
http://www.fpga.co.jp/cbbs/cbbs.cgi?mode=all&namber=589&type=0&space=0&no=0


46 :774ワット発電中さん:2005/08/28(日) 00:00:45 ID:BTbo09lT
>>38
普通の大手の企業なら、設計基準があって、
topの信号名を含めた信号命名の基準があると思うが、
意外とうもれてて、そんなのがあることをしらない場合が
多いようだ。

昨年の秋に、初めてverilogの勉強を初めて、この冬から
設計を開始して7ヶ月後には私の書いた1MByteのソースを
テープアウトしてASIC化。

既に顧客評価中で、もうすぐ量産出荷&年間数十万個出荷されると
思うと恐ろしい。

信号名なんぞは、先頭をブロック名のキーワードに使う
ぐらいしか気にするひまがなかった。

47 :774ワット発電中さん:2005/08/28(日) 00:04:30 ID:+0q8aflq
入力はH01,H02...出力はN01,N02...

48 :774ワット発電中さん:2005/08/28(日) 17:39:06 ID:vOTh8sgH
わぁわぁわぁ、大昔の回路図をHDLに変換してものを渡されて
「機能追加しろ!!」って言われる夢をみそうだw

49 :774ワット発電中さん:2005/08/28(日) 18:35:24 ID:vtDAPayE
ワンショットにパターンヒューズ、ワイヤードORの本官撃ち状態?

50 :火魔人:2005/08/29(月) 01:55:23 ID:zmaoA5ms
>>48
いいなー・・・夢だけなら・・・
回路図が有れば内部は追い易いし。

設計資料が何も無く、コメントも無く、解析する時間も無いのに、
「仕様変更して!」って言われると、自分で作り直したくなって
しまうけど、バグを作り込んだ時の言い訳を考えると、やっぱり
大人しく頭を抱えて、リストと睨めっこする自分がorz

RTL書いた本人に聞こうにも、中国人だし・・・

51 :774ワット発電中さん:2005/08/29(月) 02:32:09 ID:CwEDRaNM
いや実際にあった話なんだけど…
下手に回路図をスクリプトみたいのでHDLに変換されるとAND, ORとかまで
モジュールにされ、信号名は47みたいな感じでわかりにくい。
進捗も最初は進んでるようにみえるけどメンテしにくくて、結果的
自分でわかりやすく入力しなおしたほうが早いという状態に…
二度とやりたくないです!!

52 :774ワット発電中さん:2005/08/29(月) 09:07:51 ID:o1vdMEV2
>>51
タイミングチャートと論理表を作って自分で書き直した方が安全。
ステップ数もうんと減って合成時間も短くて済む。

53 :774ワット発電中さん:2005/08/29(月) 12:54:59 ID:CwEDRaNM
わかっているけど上司に「無駄なことに時間かけるな!そのまま使え」,
「互換性に問題がでたらどうするんだ」といわれて泣く泣くなんだけどね…
最後に上司も「書き直したほうがよかったかな」と…
しかし別物で今度は大丈夫だろみないな感じで、同じことを違う人で
繰り返されてる…

54 :774ワット発電中さん:2005/08/29(月) 20:35:09 ID:H1dOF6CD
>>50
中国語、話すのは大変だけど字なら結構通じるよ
英語もありだし、中国語は英語の語順

55 :774ワット発電中さん:2005/08/29(月) 20:50:02 ID:4mFZBqWh
>>53
>最後に上司も「書き直したほうがよかったかな」と…

いい上司じゃないか
白を黒と言い通す人間はどこの会社にもいる

56 :774ワット発電中さん:2005/08/29(月) 22:41:42 ID:CwEDRaNM
ラスト2行を読んでもいい上司ですかw

57 :774ワット発電中さん:2005/08/30(火) 00:32:29 ID:XeqVZj2W
機械・工学板から誘導していただいて来ました。よろしくです。

VHDL歴2年、仕事の都合でVerilogに移行しなきゃいかんのですが、
VHDL使いがVerilog使いになるのに、最適な参考書があるのなら教えてください。

なお、初めからVerilogしか使って無い人たちは、下記2冊を持ってる人が多いようでした。

・改訂 入門Verilog HDL記述 (小林 優)
・実用入門 ディジタル回路とVerilog HDL (並木秀明+宮尾正大+前田智美)

周りのVerilog使いは、ほとんど同じだよ…と言ってるので、
たぶん自分は、Verilog覚えるとかいう以前に、
いろいろと問題があるのだとは思いますが、そこにはあえて目をつぶって…。

そんな都合良いものはない、というなら上記2冊のどちらが良いか…でも、構いません。
切迫しています。どうかよろしくお願いします。

58 :774ワット発電中さん:2005/08/30(火) 00:35:56 ID:tHNkEirZ
はっきり言おう
改訂版じゃないと基本的な部分で

”古い”



59 :774ワット発電中さん:2005/08/30(火) 01:03:38 ID:h3ibt70g
ise web版のmodelsimって、スピード
うんぬんを除くと、いつの間にやら事実上
行数制限が無くなったんですね。

良い世の中になったもんだ。

60 :774ワット発電中さん:2005/08/30(火) 01:31:18 ID:w3zeZDIJ
桜井某の入門書は、VHDLとVerilogが、対比して説明してなかったかな?
内容の良い悪いは記憶にないけど。

切迫してるなら、Amazonで片っ端から5万くらい買っとけ。
ここで「あいつは状況対応が早いな」と思われるなら安いじゃないか。



61 :774ワット発電中さん:2005/08/30(火) 01:50:41 ID:h3ibt70g
>>57
仕事で使うのなら、AltimaのVerilogのワークショップ
でも受けにいったら?
有料講座でも、1万ぽっきりだから、ただみたいな
もんだよ。
1日か2日で、それなりにレベルアップできるよ!!
表面的なものだけだけど。

切迫してるなら、なおの事、行くと時間の節約になる。
ただし、予約があいてるかどうかは知らんけど。

ちなみに、私がけっこう良いと思った本は
『Verilog-HDLによる論理合成の基礎』枝 均 (著)


62 :57:2005/08/30(火) 02:29:32 ID:XeqVZj2W
>>58,60,61

レスありがとうございます。
やはりここは、ちょっと金をケチらずに投資したほうがいいみたいですね。
ワークショップは、時期が合えば会社の金で受けられるのですが…。

元がVerilog文化の部署なのに、配属早々にVHDL使ってる部署に長期遠征させられまして。
2年間で戻されたのだけど、実績積んだ…という扱いで、プレッシャーかけられてて。
何が何やらわからず懸命にやってたら、割と良い仕事してた…らしい、というだけなのに…。

63 :774ワット発電中さん:2005/08/30(火) 10:30:32 ID:Wsf9aAem
>>57
とりあえず、今売ってるデザインウェーブマガヅンを買う。

64 :57:2005/08/30(火) 18:58:41 ID:XeqVZj2W
>>63
あ、なんか良さげ。
しばらく引きこもってたので、未チェックでした。

65 :774ワット発電中さん:2005/08/30(火) 22:08:57 ID:ICmtv0gK
VHDL使ってたならVerilogでも一緒だろ。つーかこっちの方がよっぽど書きやすいはずだ。
逆なら死にたくなるだろうが。
でも、VHDLはもう終わりだな。SystemCとともに。

66 :774ワット発電中さん:2005/08/30(火) 23:36:14 ID:6dbugxxT
ほんとに終わってくれればいいけど…
いつもいろんな言語が中途半端に生き残るから、使わなきゃいけない
言語が増える一方って気がするよ…

67 :774ワット発電中さん:2005/08/31(水) 02:27:04 ID:uBp5ybso
こないだまでDOSのABEL専用マシン&ライターが鎮座してた。。

もしかしたら要るかも・・と言い続けて、部屋の片隅に置かれていたが、
先日新人により、起動もしなかったということが発覚して破棄。

たぶんマザーボードの電池だろうけど、何年前から壊れてたんだろ。




68 :774ワット発電中さん:2005/08/31(水) 03:36:49 ID:DSUoTrsk
今のところ、VHDLのほうが書きやすいな。
なんか制限が多い方が楽なのよ。
机の上とか片付けられない人間なもので。

69 :774ワット発電中さん:2005/08/31(水) 08:36:39 ID:ScVlLmuV
modelsim のPEって未だVHDLサポートしてたっけか?
SystemVerilogはmodelsimでもSynplifyでもサポートしてる。Verilogとあんまり変わらんし、
そろそろQuartusやISEでもサポートされるんじゃないの。
一度2001とかSystemVerilog使うと1995には戻れんな。

70 :774ワット発電中さん:2005/08/31(水) 15:06:47 ID:bz8w29B3
>>69
> modelsim のPEって未だVHDLサポートしてたっけか?http://www.mentorg.co.jp/solution/fpga-pld/simulation/pe.html
してるね。元々VHDLを先にサポートしていた会社だったと思ったから、
modelsimはVHDLのサポートは続けていくんじゃないかな?
やめるにやめられないのかもw

> そろそろQuartusやISEでもサポートされるんじゃないの。
http://www.altera.co.jp/products/software/products/quartus2/design/qts-design_flow_pld.html
http://www.xilinx.co.jp/ise_eval/index.htm
大昔からOKだったと思ったけどなぁ。混在のをやった記憶がある。

http://www.mentorg.co.jp/solution/fpga-pld/simulation/languages.html
知らなかったんだけど、VHDL2002なんてあったんだw

71 :774ワット発電中さん:2005/08/31(水) 15:54:32 ID:Fcx0Vwsl
>>70
modelsimはともかくとして、FPGAのメーカーサポート標準ツールが
SystemVerilogに対応するのは、まだまだ先のことでしょう。

72 :774ワット発電中さん:2005/08/31(水) 16:29:10 ID:tFPWz8au
Modelsim のSVは、サポートしていない構文が多いよ。まだ、かなりいい加減な感じ。VCSじゃないと使えるレベルにないと思う。。

73 :774ワット発電中さん:2005/08/31(水) 16:56:51 ID:AsRVy3SK
>>70
QuartusもISEもまだSystemVerilogサポートしてないけど・・・

SystemVerilogの話じゃなくVerilogHDLとVHDLとの話なら、紛らわしいのでごっちゃにしないで。

後者だと仮定するけど、ISEは3とかくらいまでは混在するのをやりたければwebpackじゃなくて有償の
baseとかfoundation選ばないと出来なかったよ。

74 :70:2005/08/31(水) 18:16:51 ID:bz8w29B3
>>73
> 紛らわしいのでごっちゃにしないで。
つーか、ごっちゃになってたの!(笑) スマソ VHDLの話書いてたよorz
VHDLの話からいつのまにかSystemVerilogに移っていたなんてw(2行目でだけど)

そうですねSystemVerilogはサポートしてないですね。
やはりいずれは対応されますでしょうね。シンプリファイ買っているから内んところは問題ないかな

75 :774ワット発電中さん:2005/08/31(水) 18:19:52 ID:fktAHF+u
>>70
PEではサポートしてるがLEでは既にVHDLはサポート対象外。

>大昔からOKだったと思ったけどなぁ。混在のをやった記憶がある。
そもそもSystemVerilogの仕様が決まったのはつい最近だし、これらデバイスフィッタはSystemVerilogはサポートしてない。キッパリ。




76 :774ワット発電中さん:2005/08/31(水) 18:21:56 ID:fktAHF+u
>>74
>シンプリファイ買っているから内んところは問題ないかな
ライブラリ使うときが問題でしょ。どうやってコールするの?

23 KB
■ このスレッドは過去ログ倉庫に格納されています

★スマホ版★ 掲示板に戻る 全部 前100 次100 最新50

read.cgi ver 05.04.00 2017/10/04 Walang Kapalit ★
FOX ★ DSO(Dynamic Shared Object)